## No English title available

Patent number: JP5243937 (A) Publication date: 1993-09-21

Inventor(s): ORISAKA YUKIHISA: TANAKA ATSUSHI +

Applicant(s): SHARP KK +

Classification:

- international: H03K17/04; H03K17/687; H03K19/0175; H03K17/04; H03K17/687; H03K19/0175;


(IPC1-7): H03K17/04; H03K17/687; H03K19/0175

- european:

Application number: JP19920041107 19920227 Priority number(s): JP19920041107 19920227

## Abstract of JP 5243937 (A)

PURPOSE:To improve the working speed of a signal output circuit consisting of a differential amplifier and a buffer. CONSTITUTION:In the case that input voltage VIN is higher than the input voltage of the last time, that is, in the case that the gate voltage of a transistor N1 is higher than the threshold voltage of the transistor N1, the transistor N1 is turned into an ON-state, and capacitive load 2 is charged, and the voltage of an output terminal 3 is raised to the voltage corresponding to the input voltage VIN. On the other hand, in the case that the input voltage VIN is lower than the input voltage of the last time, that is, in the case that the gate voltage of the transistor P1 is lower than the threshold voltage of the transistor P1, the transistor P1 is turned into the ON-state, and the capacitive load 2 is discharged, and the voltage of the output terminal 3 is lowered to the voltage corresponding to the input voltage VIN. In this signal output circuit, the buffer executes push-pull operation, and since it functions as the buffer of tow impedance not only in the case that a current is outputted but also in the case that the current flows in, a discharge transistor need not be provided so as to discharger the capacitive load like in the past.



Data supplied from the espacenet database - Worldwide

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

大阪府大阪市阿倍野区長池町22番22号 シ

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内 (72)発明者 田中 淳志

ャープ株式会社内 (74)代理人 弁理士 川口 義雄 (外1名)


# 特開平5-243937 (43)公開日 平成5年(1993) 9月21日

(51)Int.Cl. <sup>6</sup> H 0 3 K	17/04 17/687 19/0175	識別記号 F	庁内整理番号 9184-5J 8221-5J 8941-5J	FI		技術表示箇所			
	,				17/ 687 19/ 00 審査請求		101 請求項	F F 町の数 1 (全	3 頁)
(21)出願番号	÷ 1	<b>時顧平4-41107</b>		( p	0000050	49 /株式会	±		
(22)出顧日	2)出顧日 平成4年(1992)2月27日			大阪府大阪市阿伯野区長池町22番22号 (72)発明者 折坂 幸久					

# (54)【発明の名称】 信号出力回路

#### (57) 【要約】

【目的】 差動増幅器とバッファとから構成される信号 出力回路の動作速度を向上させる。



#### 【特許請求の範囲】

【請求項1】 反転入力増予及び入力信号が係給される 非反転入力端子を有する塗動増幅器と、ドレインが電源 に接続されゲートが前配差動増幅器の出力に接続されソ ースが出力端子に接続されたハチャネルトランジスク及 びドレインがグランドに接続されが一トが前記差動増幅 器の前記出力に接続されたリースが前記出力端子に接続された Pチャネルトランジスタからなるバッファとを備え なおり、前記両トランジスタのバッフゲートが前記出力 場子に接続されば出力端子が前記差動増幅器の前記に伝 場子に接続されば出力端子が前記差動増幅器の前記反転 人力端子に接続さればいることを特徴とする信号出力回。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、差動増幅器とバッファ とから構成される信号出力回路に関するものである。 【0002】

【傑来の技術】象動増幅器とイッファとから構成される 従来の信号出力回路の一例を図2に示す。同図におい で、は差勤増幅器、NIはゲートが差動増幅器1の出 力に接続されたソースフォロアのNチャネルトランジス タ、N2はゲートにバイアス電圧Vか状体治されるN子 ネルトランジスタである。トランジスタN2のゲート に一定のバイアス電圧Vbを供給することにより、入力 電圧VINに対応した電圧が容量性の負荷2に供給さ は、負妻のが素される。このような信号出力同能で は、消費電流を小さくするためにバイアス電圧Vbは低い値に設定されており、トランジスタN2の抵抗は大き は、消費電流を小さくするためにバイアス電圧Vbは低い値に設定されており、トランジスタN2の抵抗は大き

【0003】 従って、入力電圧の変化に対応するために、負荷2を放電するためのNチャネルトランジスタN に、負荷2を放電するためのNチャネルトランジスタN 3を設け、次の入力電圧が整備増幅器 1に供給される前 に負荷2の電荷が放電されるようにトランジスタN3の ゲートに供給されるディステャージ信号DISを電源電 EVDDレベルにしてトランジスタN3を周期的にオン にするようにしている。

## [0004]

【級朝が解決しようとする観劇】 しかしながら、上記の 従来の信号出力回路では、負荷2を周期的に放棄するための放電期間が必要であり、高速動作を行わせる場合に 不利である。また、放電の際、次の入力電圧のレベルの 如町にかかわっち有第21は必ずグランドレベルに必定 電されてしまうため、負荷21は必ずグランドレベルがら 充電されることになり、その結果、次の入力電圧に対応 する出力電圧を移るまでに時間がかかる。

【0005】本発明の目的は、このような問題を解決 し、高速動作が可能な信号出力回路を提供することにあ る。

#### [0006]

【課題を解決するための手段】本発明の信号出力回路は

前記目的を達成するために、入力端子及び入力信号が供 給される非反転入力端子を有する差勢地構器と、ドレイ かが重観に接続ながテトが前記差動地構器といけった 続きれシースが出力端子に接続されたトラマ・ネルトラン ジスタ及びドレインがグランドに接続されが一大が一 に接続されたアチャネルトランジスタからなるが、ファー とを備えており、前記回トランジスタのバックゲートが 前記出力端子に接続されていることを特徴とする。 [0007] [0007]

【作用】入力信号電圧が前回の入力信号電圧より高い場合、即ち、Nチャネルトランジスタのゲート電圧が該ト フンジスタのしきい値電圧より高い場合、Nチャネルト ランジスタがホン状態となって出力場下に接続されている容量性負債が完電され、Hが分乗の電圧は入力信号電 圧に対応する電圧まで上昇する。一方、入力信号電圧に対応する電圧まで上昇する。一方、入力信号電圧が前回の入力信号電圧が低い場合、即ち、Pチャネルのトランジスタが一下電圧が転りランジスタのともい値電圧より低い場合、Pチャネルトランジスタがボン状態となって容量性負荷が放電され、出力端子の電圧は入力信号電圧は対応する電圧まで低下する。

#### 180001

【0009】次に上配信号出力回路の場件を説明する。 入力電圧VINが前回の入力電圧より高い場合、即ち、 トランジスタN1のゲート電圧がトランジスタN1のレ さい電電圧より高い場合、トランジスタN1がオン状態 となって容量性負荷2が充電され、出力端子3の電圧は 入力電圧VINが前回の入力電圧より低い場合、即ち、ト ランジスタP1のゲー電能がトランジスタP1のしき い電電圧より低い場合、トランジスタP1がオン状態と なって容量性負荷2が放電され、出力端子3の電圧は入 力電圧VINが続ける電圧まで低するの電圧は入 力電圧VINが続ける電圧まで低するの電圧は入 力電圧VINが続ける電圧を低手するの電圧は入 力電圧VINに対象する電圧を低手する。

【0010】 なお、NチャネルトランジスタN1および PチャネルトランジスタP1のバックゲートを、ツイン タブプロセスにより互いに独立させ、両トランジスタの ドレインに接続してブッシュブル構成としているので、 入力電圧の変動によるバックゲート効果の影響を受けず

#### しきい値電圧の変動がない。

#### [0011]

【発明の効果】 本発明の信号出力回路では、バッファは 双方向動作を行い、電流と出力する場合だけでなく電流 が流入する場合にも低インピーゲンスのパッファとして 機能するので、従来のように放電トランジスタを設けて 容量性負荷を周期的に放電させる必要がない。従って、 総電期間を設ける必要がなく。また、容量性負荷は入力 電圧の変化に対応して充放電されるので、容量性負荷の 尤電に度する時間は短くですみ、高速動作が可能とな 。また、放電・ランジスタが変となるので、集積回 路として信号出力回路をチップ上に構成する場合、その 占有面積が小さくなる他、低消費電力化が可能となる


## 【図面の簡単な説明】

【図1】本発明による信号出力回路の回路図である。 【図2】従来の信号出力回路の回路である。

# 【符号の説明】

- 1 差動增幅器
- 2 容量性負荷
- 3 出力端子
- N1~N3 Nチャネルトランジスタ
- P1 Pチャネルトランジスタ

## 【図1】



## [図2]

